PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-162444

(43) Date of publication of application: 07.06.2002

(51)Int.CI.

G01R 31/28 G01R 31/3183 G06F 12/16 G06F 15/78 G11C 29/00 H01L 27/04 H01L 21/822

(21)Application number: 2000-356840

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

24.11.2000


(72)Inventor: OKITAKA TAKENORI

(54) TESTING DEVICE AND TEST METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To properly execute a test of a memory part, in the actually using state of a semiconductor integrated circuit.

SOLUTION: In this device for executing the test of the memory part 1, in the semiconductor integrated circuit equipped with the memory part 1 and a logic part 2 operated by receiving an operation signal, for supplying the memory part 1 with a data signal from a data output part 5, and receiving the data signal from the memory part 1 into a data input part 4, a test signal is applied to the memory part 1 separately from the logic part 2; and the operation signal is supplied to the logic part 2 to cause the logic part 2 to be operated.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2002-162444

(P2002-16244A) (43)公開日 平成14年6月7日(2002.6.7)


7	alk nu sa m							= 1	(12 -tr.
(51) Int. Cl. 7	識別記号		FΙ					ナーマコート	(参考
G01R 31/28			G06F	12/16		330		2G032	
31/3183				15/78		510	K	5B018	
G06F 12/16	330		G11C	29/00		675	L	5B062	
15/78	510		G01R	31/28			V	5F038	
G11C 29/00	675						В	5L106	
		審査請求	未請求	請求	項の数14	OL	(全14	頁) 最終頁	質に続く
(21)出願番号	特願2000-356840(P200	00-356840)	(71) 出	順人	0000060				
					三菱電機				_
(22) 出願日	平成12年11月24日(2000.	11.24)	東京都千代田区丸の内二丁目2番3号						
			(72)発	明者	沖▲たか	`▼ 毅	則		
					東京都刊	代田区	丸の内	二丁目2番3	号 三
					菱電機構	式会社	内		
			(74)代	理人	1000881	99			
					弁理士	竹中	岑生	(外3名)	
								最終〕	頁に続く

(54) 【発明の名称】半導体集積回路のテスト装置およびテスト方法

(57)【要約】

【課題】 メモリ部のテストを半導体集積回路の実使用 状態で適切に行えるようにする。

【解決手段】 メモリ部1と、動作信号を受けることにより動作しデータ出力部5からデータ信号をメモリ部1に供給するとともにデータ入力部4にメモリ部1からデータ信号を受けるロジック部2とを備えた半導体集積回路についてメモリ部1のテストを行うものにおいて、メモリ部1にロジック部2と分離してテスト信号を印加するとともに、ロジック部2に動作信号を供給しロジック部2を動作させるようにした。



【特許請求の範囲】

【請求項1】 メモリ部と、動作信号を受けることにより動作しデータ出力部からデータ信号を前記メモリ部に供給するとともにデータ入力部に前記メモリ部からデータ信号を受けるロジック部とを備えた半導体集積回路について前記メモリ部のテストを行うものにおいて、前記メモリ部に前記ロジック部と分離してテスト信号を印加するとともに、前記ロジック部に動作信号を供給し前記ロジック部を動作させるようにしたことを特徴とする半導体集積回路のテスト装置。

1

【請求項2】 前記メモリ部へのテスト信号の印加終了 に応じて、前記ロジック部への動作信号の供給を停止す るようにしたことを特徴とする請求項1に記載の半導体 集積回路のテスト装置。

【請求項3】 前記ロジック部の動作状態において、前記ロジック部のデータ出力部から前記メモリ部へのデータ信号を前記ロジック部のデータ入力部へバイパスさせるようにしたことを特徴とする請求項1または請求項2に記載の半導体集積回路のテスト装置。

【請求項4】 前記メモリ部へのテスト信号の印加制御 20 と、前記ロジック部の動作制御とを、BIST回路により行わせるようにしたことを特徴とする請求項1ないし請求項3のいずれかに記載の半導体集積回路のテスト装置。

【請求項5】 前記メモリ部へのテスト信号の印加制御と、前記ロジック部の動作制御とを、互いに独立したBIST回路により、それぞれ行わせるようにしたことを特徴とする請求項1ないし請求項3のいずれかに記載の半導体集積回路のテスト装置。

【請求項6】 CPUと、メモリ部と、動作信号を受けることにより動作しデータ出力部からデータ信号を前記メモリ部に供給するとともにデータ入力部に前記メモリ部からデータ信号を受けるロジック部とを備えた半導体集積回路について前記メモリ部のテストを行うものにおいて、前記メモリ部に前記ロジック部と分離してテスト信号を印加するとともに、前記ロジック部に動作信号を供給し前記ロジック部を動作させるものであって、前記メモリ部へのテスト信号の印加制御をBIST回路により行わせ、前記ロジック部の動作制御を前記CPUにより行わせるようにしたことを特徴とする半導体集積回路のテスト装置。

【請求項7】 メモリ部と、動作信号を受けることにより動作しデータ出力部からデータ信号を前記メモリ部に供給するとともにデータ入力部に前記メモリ部からデータ信号を受けるロジック部とを備えた半導体集積回路について前記メモリ部のテストを行うものにおいて、前記メモリ部に前記ロジック部と分離してテスト信号を印加するとともに、前記ロジック部にスキャンテスト信号を供給し前記ロジック部のスキャンテストを実行させるようにしたことを特徴とする半導体集積回路のテスト装

置。

【請求項8】 前記ロジック部のスキャンテスト実行状態において、前記ロジック部のデータ出力部から前記メモリ部へのデータ信号を前記ロジック部のデータ入力部へバイパスさせるようにしたことを特徴とする請求項7に記載の半導体集積回路のテスト装置。

【請求項9】 前記メモリ部へのテスト信号の印加制御をBIST回路により行わせるようにしたことを特徴とする請求項7または請求項8に記載の半導体集積回路の10 テスト装置。

【請求項10】 メモリ部と、動作信号を受けることにより動作しデータ出力部からデータ信号を前記メモリ部に供給するとともにデータ入力部に前記メモリ部からデータ信号を受けるロジック部とを備えた半導体集積回路について前記メモリ部のテストを行うものにおいて、前記メモリ部に前記ロジック部と分離してテスト信号を印加しメモリ部のテストを実行するとともに、前記メモリ部のテスト実行時に前記ロジック部へ動作信号を供給し前記ロジック部を動作させるようにしたことを特徴とする半導体集積回路のテスト方法。

【請求項11】 前記メモリ部へのテスト信号の印加終了によるテスト終了に応じて、前記ロジック部への動作信号の供給を停止し前記ロジック部の動作を停止するようにしたことを特徴とする請求項10に記載の半導体集積回路のテスト方法。

【請求項12】 前記メモリ部のテスト実行時における前記ロジック部の動作状態において、前記ロジック部のデータ出力部から前記メモリ部へのデータ信号を前記ロジック部のデータ入力部へバイバスさせるようにしたことを特徴とする請求項10または請求項11に記載の半導体集積回路のテスト方法。

【請求項13】 メモリ部と、動作信号を受けることにより動作しデータ出力部からデータ信号を前記メモリ部に供給するとともにデータ入力部に前記メモリ部からデータ信号を受けるロジック部とを備えた半導体集積回路について前記メモリ部のテストを行うものにおいて、前記メモリ部に前記ロジック部と分離してテスト信号を印加しメモリ部のテストを実行するとともに、前記メモリ部のテスト実行時に前記ロジック部へスキャンテスト信号を供給し前記ロジック部のスキャンテストを実行させるようにしたことを特徴とする半導体集積回路のテスト方法。

【請求項14】 前記メモリ部のテスト実行時における前記ロジック部のスキャンテスト実行状態において、前記ロジック部のデータ出力部から前記メモリ部へのデータ信号を前記ロジック部のデータ入力部へパイパスさせるようにしたことを特徴とする請求項13に記載の半導体集積回路のテスト方法。

【発明の詳細な説明】

50 [0001]

40

3

【発明の属する技術分野】この発明は、少なくともメモリとランダムロジックを内蔵したLSI等のLSIからなる半導体集積回路のテストに関するものである。

[0002]

【従来の技術】図6に従来技術を示す。図6は従来技術における半導体集積回路の構成を示すプロック図である。図において、1はメモリ部、2はランダムロジックからなるロジック部、3はセレクタ、4はランダムロジーック2のデータ入力部、5はデータ出力部、6はメモリ1のデータ入力部、7はデータ出力部、10はASIC 10からなるLSI、11はメモリテスト入力ピン、12はメモリテスト出力ピンである。

【0003】メモリ1のテスト実行時には、メモリテスト入力ピン11からテスト信号が印加され、セレクタ3を介してメモリ1に供給される。このメモリテスト実行時においては、テスト信号の印加はランダムロジック2と分離してメモリ1にのみ印加されて、ランダムロジック2には動作信号が供給されず、ランダムロジック2は動作状態にはない。

【0004】このように、従来技術では、メモリテスト時にランダムロジックを意図的に動作させることはなかった。そのため、メモリがテストされるときはLSIの実使用状態ではなく、実使用で予期せぬ動作不良を起こすことがあった。また、メモリとランダムロジック部のテストが独立して行われていた。そのため、比較的時間のかかるメモリとランダムロジックのスキャンテストが独自にテスト時間に加算され、テストコスト増加を招いていた。

[0005]

【発明が解決しようとする課題】この発明は、メモリ部 30 のテストを半導体集積回路の実使用状態で適切に行える 半導体集積回路のテスト装置およびテスト方法を得よう とするものである。

[0006]

【課題を解決するための手段】第1の発明に係る半導体集積回路のテスト装置では、メモリ部と、動作信号を受けることにより動作しデータ出力部からデータ信号を前記メモリ部に供給するとともにデータ入力部に前記メモリ部からデータ信号を受けるロジック部とを備えた半導体集積回路について前記メモリ部のテストを行うものに40おいて、前記メモリ部に前記ロジック部と分離してテスト信号を印加するとともに、前記ロジック部に動作信号を供給し前記ロジック部を動作させるようにしたものである。

【0007】第2の発明に係る半導体集積回路のテスト 装置では、前記メモリ部へのテスト信号の印加終了に応 じて、前記ロジック部への動作信号の供給を停止するよ うにしたものである。

【0008】第3の発明に係る半導体集積回路のテスト いて前記メモリ部のテストを行うものにおいて、前記メ 装置では、前記ロジック部の動作状態において、前記ロ 50 モリ部に前記ロジック部と分離してテスト信号を印加し

ジック部のデータ出力部から前記メモリ部へのデータ信号を前記ロジック部のデータ入力部へバイパスさせるようにしたものである。

【0009】第4の発明に係る半導体集積回路のテスト 装置では、前記メモリ部へのテスト信号の印加制御と、 前記ロジック部の動作制御とを、BIST回路により行 わせるようにしたものである。

【0010】第5の発明に係る半導体集積回路のテスト装置では、前記メモリ部へのテスト信号の印加制御と、前記ロジック部の動作制御とを、互いに独立したBIS T回路により、それぞれ行わせるようにしたものである。

【0011】第6の発明に係る半導体集積回路のテスト装置では、CPUと、メモリ部と、動作信号を受けることにより動作しデータ出力部からデータ信号を前記メモリ部に供給するとともにデータ入力部に前記メモリ部からデータ信号を受けるロジック部とを備えた半導体集積回路について前記メモリ部のテストを行うものにおいて、前記メモリ部に前記ロジック部と分離してテスト信号を印加するとともに、前記ロジック部に動作信号を供給し前記ロジック部を動作させるものであって、前記メモリ部へのテスト信号の印加制御をBIST回路により行わせ、前記ロジック部の動作制御を前記CPUにより行わせるようにしたものである。

【0012】第7の発明に係る半導体集積回路のテスト装置では、メモリ部と、動作信号を受けることにより動作しデータ出力部からデータ信号を前記メモリ部に供給するとともにデータ入力部に前記メモリ部からデータ信号を受けるロジック部とを備えた半導体集積回路について前記メモリ部のテストを行うものにおいて、前記メモリ部に前記ロジック部と分離してテスト信号を印加するとともに、前記ロジック部にスキャンテスト信号を供給し前記ロジック部のスキャンテストを実行させるようにしたものである。

【0013】第8の発明に係る半導体集積回路のテスト 装置では、前記ロジック部のスキャンテスト実行状態に おいて、前記ロジック部のデータ出力部から前記メモリ 部へのデータ信号を前記ロジック部のデータ入力部へバ イパスさせるようにしたものである。

【0014】第9の発明に係る半導体集積回路のテスト 装置では、第7または第8の発明において、前記メモリ 部へのテスト信号の印加制御をBIST回路により行わ せるようにしたものである。

【0015】第10の発明に係る半導体集積回路のテスト方法では、メモリ部と、動作信号を受けることにより動作しデータ出力部からデータ信号を前記メモリ部に供給するとともにデータ入力部に前記メモリ部からデータ信号を受けるロジック部とを備えた半導体集積回路について前記メモリ部のテストを行うものにおいて、前記メモリ部に前記ロジック部と分離してテスト信号を印加し

4

メモリ部のテストを実行するとともに、前記メモリ部の テスト実行時に前記ロジック部へ動作信号を供給し前記 ロジック部を動作させるようにしたものである。

【0016】第11の発明に係る半導体集積回路のテス ト方法では、前記メモリ部へのテスト信号の印加終了に よるテスト終了に応じて、前記ロジック部への動作信号 の供給を停止し前記ロジック部の動作を停止するように したものである。

- 【0017】第12の発明に係る半導体集積回路のテス ト方法では、前記メモリ部のテスト実行時における前記 10 ロジック部の動作状態において、前記ロジック部のデー 夕出力部から前記メモリ部へのデータ信号を前記ロジッ ク部のデータ入力部へバイパスさせるようにしたもので ある。

【0018】第13の発明に係る半導体集積回路のテス ト方法では、メモリ部と、動作信号を受けることにより 動作しデータ出力部からデータ信号を前記メモリ部に供 給するとともにデータ入力部に前記メモリ部からデータ 信号を受けるロジック部とを備えた半導体集積回路につ いて前記メモリ部のテストを行うものにおいて、前記メ 20 モリ部に前記ロジック部と分離してテスト信号を印加し メモリ部のテストを実行するとともに、前記メモリ部の テスト実行時に前記ロジック部へスキャンテスト信号を 供給し前記ロジック部のスキャンテストを実行させるよ うにしたものである。

【0019】第14の発明に係る半導体集積回路のテス ト方法では、前記メモリ部のテスト実行時における前記 ロジック部のスキャンテスト実行状態において、前記ロ ジック部のデータ出力部から前記メモリ部へのデータ信 号を前記ロジック部のデータ入力部へバイパスさせるよ 30 うにしたものである。

[0020]

【発明の実施の形態】実施の形態1. この発明による実 施の形態1を、図1について説明する。図1は、実施の 形態1における半導体集積回路の構成を示すプロック図 である。図において、1はメモリ部、2はランダムロジ ックからなるロジック部、2 a はランダムロジック2の 信号入力部、2 b はランダムロジック2の信号出力部、 3 a, 3 bはセレクタ、4 はランダムロジック2のデー タ入力部、5はランダムロジック2のデータ出力部、6 40 ムロジック2が動作するようにテストプログラムが組ま はメモリ1のデータ入力部、7はデータ出力部、8は信 号入力ピン、9は信号出力ピン、10はASICからな るLSI、11はメモリテスト入力ピン、12はメモリ テスト出力ピンである。

【0021】ASIC:10の通常動作時には、ランダ ムロジック2の動作信号は、ASIC:10の外部から 信号入力ピン8に入力され、ランダムロジック2の信号 入力部2aに供給される。ランダムロジック2は、デー タ信号をデータ出力部5からセレクタ3aを介してメモ リ部1のデータ入力部6に供給する。メモリ部1は、デ 50 を受けるロジック部2とを備えた半導体集積回路につい

ータ出力部7からデータ信号をセレクタ3bを介してラ ンダムロジック2のデータ入力部4に供給する。ランダ ムロジック2は、その出力信号を信号出力部2bから信 号出力ピン9を介してASIC:10の外部へ導出す

【0022】メモリ部1のテスト時には、テスト入力信 号がメモリテスト入力ピン11から入力され、セレクタ 3 aを介してメモリ部1のデータ入力部6に印加され る。ランダムロジック2は、このメモリテスト時におけ るテスト入力信号の関係については、メモリ部1と分離 され、テスト入力信号の供給を受けないものである。し かしながら、ランダムロジック2は、メモリ部1へのテ スト入力信号の印加に応じて、外部から信号入力ピン8 を介して動作信号の供給を信号入力部2 a に受け、動作 状態となる。そして、データ出力部5から出力されるデ ータ信号を、メモリ部1をバイパスして、セレクタ2b を介しランダムロジック2自体のデータ入力部4に供給 する。

【0023】このように、メモリ1のテスト時、メモリ 1とランダムロジック2は、テスト信号の供給関係で は、完全に分離されている。メモリ1への入力テスト信 号は、メモリテスト入力ピン11からセレクタ3を介し **て与えられる。メモリ1からの出力信号は、メモリテス** ト出力ピン12から読み出される。

【0024】ランダムロジック2への入力信号は、信号 . 入力ピン8から与えられる。 ランダムロジック2から の出力信号は、信号出力ピン9から読み出される。ラン ダムロジック2でメモリ1から信号を受けていたデータ 入力部4には、ランダムロジック2からメモリ1へ信号 を与えていたデータ出力部5からバイパスされた信号が 与えられる。

【0025】このランダムロジック2のデータ入力部4 を浮かさないようにし、あるいは、固定値にしないこと で、ランダムロジック2のテスト効率が向上する。デー タ入力部4への入力値が固定されると、回路的にまった く信号が動かない領域が存在し、テスト効率が著しく低 下する。特に、メモリにおけるデータのバス幅が広い場 合に効率が落ちる。

【0026】メモリ1のテストが完了するまで、ランダ れる。メモリ1へのテスト入力信号の印加が終了し、メ モリ1のテストが完了すると、テスト入力信号の印加終 了に応じて、ランダムロジック2の信号入力部2aへの 外部からの動作信号の供給が停止され、ランダムロジッ ク2は動作を停止する。

【0027】この発明による実施の形態1によれば、メ モリ部1と、動作信号を受けることにより動作しデータ 出力部5からデータ信号を前記メモリ部1に供給すると ともにデータ入力部4に前記メモリ部1からデータ信号 て前記メモリ部1のテストを行うものにおいて、前記メ モリ部1に前記ロジック部2と分離してテスト信号を印 加するとともに、前記ロジック部2に動作信号を供給し 前記ロジック部2を動作させるようにし、しかも、前記 メモリ部1へのテスト信号の印加終了に応じて、前記ロ ジック部2への動作信号の供給を停止するようにしたの で、メモリ部1へのテスト信号の印加状態に応じてロジ ック部2の動作を的確に行い、メモリ部1のテストを半 導体集積回路の実使用状態で適切に行える半導体集積回 路のテスト装置を得ることができる。

【0028】また、この発明による実施の形態1によれ ば、前記ロジック部2の動作状態において、前記ロジッ ク部2のデータ出力部5から前記メモリ部1へのデータ 信号を前記ロジック部2のデータ入力部4へバイパスさ せるようにしたので、メモリ部1のテスト実行時に、ロ ジック部2のデータ入力部4へ供給されるデータ信号を 実使用状態と同様の状態にすることができ、メモリ部1 のテストを半導体集積回路の実使用状態で一層適切に行 える半導体集積回路のテスト装置を得ることができる。

【0029】さらに、この発明による実施の形態1によ 20 れば、メモリ部1と、動作信号を受けることにより動作 しデータ出力部5からデータ信号を前記メモリ部1に供 給するとともにデータ入力部4に前記メモリ部1からデ ータ信号を受けるロジック部2とを備えた半導体集積回 路について前記メモリ部1のテストを行うものにおい て、前記メモリ部1に前記ロジック部2と分離してテス ト信号を印加しメモリ部1のテストを実行するととも に、前記メモリ部1のテスト実行時に前記ロジック部2 へ動作信号を供給し前記ロジック部2を動作させるよう にし、しかも、前記メモリ部1へのテスト信号の印加終 了によるテスト終了に応じて、前記ロジック部2への動 作信号の供給を停止し前記ロジック部2の動作を停止す るようにしたので、メモリ部1へのテスト信号の印加状 態に応じてロジック部2を的確に動作させ、メモリ部1 のテストを半導体集積回路の実使用状態で適切に行える 半導体集積回路のテスト方法を得ることができる。

【0030】そして、この発明による実施の形態1によ れば、前記メモリ部1のテスト実行時における前記ロジ ック部2の動作状態において、前記ロジック部2のデー 夕出力部5から前記メモリ部1へのデータ信号を前記ロ 40 ジック部2のデータ入力部4へパイパスさせるようにし たので、ロジック部2のデータ入力部4へ供給されるデ ータ信号を実使用状態と同様の状態にしてメモリ部1の テストを実行することができ、メモリ部1のテストを半 導体集積回路の実使用状態で一層適切に行える半導体集 積回路のテスト方法を得ることができる。

【0031】実施の形態2.この発明による実施の形態 2を、図2について説明する。図2は、実施の形態2に おける半導体集積回路の構成を示すプロック図である。

なるロジック部、2aはランダムロジック2の信号入力 部、3a,3bはセレクタ、4はランダムロジック2の データ入力部、5はランダムロジック2のデータ出力 部、6はメモリ1のデータ入力部、7はデータ出力部、 10はASICからなるLSI、13はメモリBIST 回路、14はロジックBIST回路、15はTAPコン トローラ、16はメモリテスト入力ピン、17はメモリ テスト出力ピンである。

【0032】メモリBIST回路13は、メモリ部1へ 10 のテスト信号の印加を制御するためのものであって、B IST (Built-in Selftest) 回路に よって構成されている。ロジックBIST回路14は、 ランダムロジック1への動作信号の印加を制御するため のものであって、メモリBIST回路13と独立して構 成され、同様にBIST(Built-in Self test)回路によって構成されている。TAPコント ローラ (TAPC: TAP Controller) 1 5は、JTAG規格に適合するテスト・アクセス用ポー ト・コントローラであり、メモリBIST回路13およ びロジックBIST回路14をそれぞれ駆動する。

【0033】ASIC:10の通常動作時には、図1に 示す実施の形態1におけると同様に、ランダムロジック 2の動作信号は、ASIC:10の外部から信号入力ピ ン (図示せず) に入力され、ランダムロジック2の信号 入力部2aに供給される。ランダムロジック2は、デー タ信号をデータ出力部5からセレクタ3aを介してメモ リ部1のデータ入力部6に供給する。メモリ部1は、デ ータ出力部7からデータ信号をセレクタ3bを介してラ ンダムロジック2のデータ入力部4に供給する。ランダ ムロジック2は、その出力信号を信号出力部2bから信 号出カピン (図示せず) を介してASIC:10の外部 へ導出する。

【0034】メモリ部1のテスト時には、テスト入力信 号がメモリテスト入力ピン16から入力され、TAPコ ントローラ15はテスト入力信号に応じてメモリBIS T回路13およびロジックBIST回路14を駆動す る。メモリBIST回路13はTAPコントローラ15 の駆動によりセレクタ3aを介してメモリ部1のデータ 入力部6にテスト信号を印加する。メモリ部1のデータ 出力部7からのテスト出力信号はメモリBIST回路1 3およびTAPコントローラ15へ送られ、テスト出力 ピン17から外部へ導出される。

【0035】ランダムロジック2は、このメモリテスト 時におけるテスト入力信号の関係については、メモリ部 1と分離され、テスト入力信号の供給を受けないもので ある。しかしながら、ランダムロジック2は、メモリ部 1へのテスト入力信号の印加に応じて、TAPコントロ ーラ15の駆動によるロジックBIST回路14の制御 によって、動作信号の供給を信号入力部2aに受け、動 図において、1はメモリ部、2はランダムロジックから 50 作状態となる。そして、データ出力部5から出力される

データ信号を、メモリ部1をバイパスして、セレクタ2 bを介しランダムロジック2自体のデータ入力部4に供 給する。

【0036】このように、メモリ1のテスト時、メモリ 1とランダムロジック2は、テスト信号の供給関係で は、完全に分離されている。メモリ1への入力テスト信 号は、メモリBIST回路13から与えられる。メモリ 1からのテスト出力信号は、メモリBIST回路13が -読み取り、GO/NG判定やリペアコード生成などを実 行する。ランダムロジック2への入力信号は、ロジック 10 BIST回路14から与えられる。ロジックBIST回 路14は、メモリ1のテスト完了をメモリBIST回路 13から受け取り、ランダムロジック2へのアクセスを 止める。メモリBIST回路13およびロジックBIS T回路14は、このような動作をTapコントローラ1 5により制御される。

【0037】ランダムロジック2でメモリ1から信号を 受けていたデータ入力部4は、ランダムロジック2から メモリ1へ信号を与えていたデータ出力部5からバイパ スされた信号が与えられる。

【0038】このランダムロジック2のデータ入力部4 を浮かさないようにし、あるいは、固定値にしないこと で、ランダムロジック2のテスト効率が向上する。デー タ入力部4への入力値が固定されると、回路的にまった く信号が動かない領域が存在し、テスト効率が著しく低 下する。特に、メモリにおけるデータのバス幅が広い場 合に効率が落ちる。

【0039】この発明による実施の形態2によれば、メ モリ部1と、動作信号を受けることにより動作しデータ 出力部5からデータ信号を前記メモリ部1に供給すると 30 ともにデータ入力部4に前記メモリ部1からデータ信号 を受けるロジック部2とを備えた半導体集積回路につい て前記メモリ部1のテストを行うものにおいて、前記メ モリ部1に前記ロジック部2と分離してテスト信号を印 加するとともに、前記ロジック部2に動作信号を供給し 前記ロジック部2を動作させるようにし、しかも、前記 メモリ部1へのテスト信号の印加終了に応じて、前記ロ ジック部2への動作信号の供給を停止するようにし、か つ、前記メモリ部1へのテスト信号の印加制御と、前記・ ロジック部2の動作制御とを、互いに独立したメモリB 40 IST回路13およびロジックBIST回路14からな るBIST回路により、それぞれ行わせるようにしたの で、メモリ部1へのテスト信号の印加状態に応じてロジ ック部2の動作を一層的確に行い、メモリ部1のテスト を半導体集積回路の実使用状態で更に適切に行える半導 体集積回路のテスト装置を得ることができる。

【0040】実施の形態3.この発明による実施の形態 3を、図3について説明する。図3は、実施の形態3に おける半導体集積回路の構成を示すプロック図である。 図において、1はメモリ部、2はランダムロジックから 50 は、完全に分離されている。メモリ1への入力テスト信

なるロジック部、3a,3bはセレクタ、4はランダム ロジック2のデータ入力部、5はランダムロジック2の データ出力部、6はメモリ1のデータ入力部、7はメモ リ1のデータ出力部、10はASICからなるLSI、 13はメモリBIST回路、15はTAPコントロー ラ、16はメモリテスト入力ピン、17はメモリテスト 出カピン、18はCPU、19はCPU制御回路であ る。

【0041】メモリBIST回路13は、メモリ部1へ のテスト信号の印加を制御するためのものであって、B IST (Built-in Selftest) 回路に よって構成されている。CPU制御回路19は、テスト 時にはCPU:18を制御するものであり、CPU:1 8は、CPU制御回路19による制御によってテスト時 におけるランダムロジック2の動作を制御する。TAP コントローラ (TAPC: TAP Controlle r) 15は、JTAG規格に適合するテスト・アクセス 用ポート・コントローラであり、メモリBIST回路1 3およびCPU制御回路19をそれぞれ駆動する。

【0042】ASIC:10の通常動作時には、ランダ ムロジック2の動作信号はCPU:18により制御され る。ランダムロジック2は、データ信号をデータ出力部 5からセレクタ3aを介してメモリ部1のデータ入力部 6に供給する。メモリ部1は、データ出力部7からデー タ信号をセレクタ3bを介してランダムロジック2のデ ータ入力部4に供給する。ランダムロジック2は、その 出力信号をCPU:18へ送る。

【0043】メモリ部1のテスト時には、テスト入力信 号がメモリテスト入力ピン16から入力され、TAPコ ントローラ15はテスト入力信号に応じてメモリBIS T回路13およびCPU制御回路19を駆動する。メモ リBIST回路13はTAPコントローラ15の駆動に よりセレクタ3aを介してメモリ部1のデータ入力部6 にテスト信号を印加する。メモリ部1のデータ出力部7 からのテスト出力信号はメモリBIST回路13および TAPコントローラ15へ送られ、テスト出力ピン17 から外部へ導出される。

【0044】ランダムロジック2は、このメモリテスト 時におけるテスト入力信号の関係については、メモリ部 1と分離され、テスト入力信号の供給を受けないもので ある。しかしながら、ランダムロジック2は、メモリ部 1へのテスト入力信号の印加に応じて、TAPコントロ ーラ15の駆動によるCPU制御回路19およびCP U:18の制御によって動作状態となる。そして、デー 夕出力部5から出力されるデータ信号を、メモリ部1を バイパスして、セレクタ2bを介しランダムロジック2 自体のデータ入力部4に供給する。

【0045】このように、メモリ1のテスト時、メモリ 1とランダムロジック2は、テスト信号の供給関係で

号は、メモリBIST回路13から与えられる。メモリ 1からのテスト出力信号は、メモリBIST回路13が 読み取り、GO/NG判定やリペアコード生成などを実 行する。ランダムロジック2への入力信号は、CPU: 18から与えられる。CPU: 18は、テスト時にはCPU制御回路19により制御される。CPU制御回路19は、メモリ1のテスト完了をメモリBIST回路13から受け取り、CPU: 18のランダムロジック2へのアクセスを止める。メモリBIST回路13およびCPU制御回路19は、このような動作をTAPコントロー 10

【0046】ランダムロジック2でメモリ1から信号を受けていたデータ入力部4は、ランダムロジック2からメモリ1へ信号を与えていたデータ出力部5からパイパスされた信号が与えられる。

ラ15により制御される。

【0047】このランダムロジック2のデータ入力部4を浮かさないようにし、あるいは、固定値にしないことで、ランダムロジック2のテスト効率が向上する。データ入力部4への入力値が固定されると、回路的にまったく信号が動かない領域が存在し、テスト効率が著しく低 20下する。特に、メモリにおけるデータのバス幅が広い場合に効率が落ちる。

【0048】この発明による実施の形態3によれば、CPU:18と、メモリ部1と、動作信号を受けることにより動作しデータ出力部5からデータ信号を前記メモリ部1に供給するとともにデータ入力部4に前記メモリ部1からデータ信号を受けるロジック部2とを備えた半導体集積回路について前記メモリ部のテストを行うものにおいて、前記メモリ部1に前記ロジック部2と分離してテスト信号を印加するとともに、前記ロジック部2に動作信号を供給し前記ロジック部1を動作させるものであって、前記メモリ部1へのテスト信号の印加制御をメモリBIST回路13により行わせ、前記ロジック部2の動作制御を前記CPU:18により行わせるようにしたので、CPUを内蔵した半導体集積回路におけるメモリ部1のテストを半導体集積回路の実使用状態で適切に行える半導体集積回路のテスト装置を得ることができる。

【0049】実施の形態4.この発明による実施の形態4を、図4について説明する。図4は、実施の形態4における半導体集積回路の構成を示すプロック図である。図において、1はメモリ部、2はランダムロジックからなるロジック部、2はランダムロジック2の信号出力部、3a,3bはセレクタ、4はランダムロジック2のデータ入力部、5はランダムロジック2のデータ出力部、6はメモリ1のデータ入力部、7はデータ出力部、10はASICからなるLSI、11はメモリテスト入力ピン、12はメモリテスト出力ピン、20はスキャン信号入力ピン、21はスキャン信号出力ピンである。

【0050】ASIC:10の通常動作時には、ランダ 50 を受けるロジック部2とを備えた半導体集積回路につい

12

ムロジック2の動作信号は、ASIC:10の外部から信号入力ピン(図示せず)に入力され、ランダムロジック2の信号入力部2aに供給される。ランダムロジック2は、データ信号をデータ出力部5からセレクタ3aを介してメモリ部1のデータ入力部6に供給する。メモリ部1は、データ出力部7からデータ信号をセレクタ3bを介してランダムロジック2のデータ入力部4に供給する。ランダムロジック2は、その出力信号を信号出力部2bから信号出力ピン(図示せず)を介してASIC:10の外部へ導出する。

【0051】メモリ部1のテスト時には、テスト入力信号がメモリテスト入力ピン11から入力され、セレクタ3aを介してメモリ部1のデータ入力部6に印加される。ランダムロジック2は、このメモリテスト時におけるテスト入力信号の関係については、メモリ部1と分離され、テスト入力信号の供給を受けないものである。しかしながら、ランダムロジック2は、メモリ部1へのテスト入力信号の印加に応じて、外部からスキャン信号入力部2aに受け、スキャンテスト信号の供給を信号入力部2aに受け、スキャンテスト動作状態となる。そして、データ出力部5から出力されるデータ信号を、メモリ部1をバイパスして、セレクタ2bを介しランダムロジック2自体のデータ入力部4に供給する。

【0052】このように、メモリ1のテスト時、メモリ1とランダムロジック2は、テスト信号の供給関係では、完全に分離されている。メモリ1への入力信号は、メモリテスト入力ピン11からセレクタ3を介して与えられる。メモリ1からの出力信号は、メモリテスト出力ピン12から読み出される。

【0053】ランダムロジック2はスキャンテストが実行される。このテストはメモリ1のテストと同時に実行される。ランダムロジック2でメモリ1から信号を受けていたデータ入力部4は、ランダムロジック2からメモリ1へ信号を与えていたデータ出力部5からバイパスされた信号が与えられる。

【0054】このランダムロジック2のデータ入力部4を浮かさないようにし、あるいは、固定値にしないことで、ランダムロジックのテスト効率が向上する。データ入力部4への入力値が固定されると、回路的にまったく 10 信号が動かない領域が存在し、テスト効率が著しく低下する。特に、メモリ1におけるデータのバス幅が広い場合に効率が落ちる。スキャンテストを実施するにあたっては、故障検出率向上のためにデータ出力部5からデータ入力部4へのセレクタ3bを経由するデータ信号バイパス回路は必須である。

【0055】この発明による実施の形態4によれば、メモリ部1と、動作信号を受けることにより動作しデータ出力部5からデータ信号を前記メモリ部1に供給するとともにデータ入力部4に前記メモリ部1からデータ信号を受けるロジック部2とを備えた半導体集積回路につい

13

て前記メモリ部1のテストを行うものにおいて、前記メ モリ部1に前記ロジック部2と分離してテスト信号を印 加するとともに、前記ロジック部2にスキャンテスト信 号を供給し前記ロジック部2のスキャンテストを実行さ せるとともに、前記ロジック部2のスキャンテスト実行 状態において、前記ロジック部2のデータ出力部5から 前記メモリ部へ1のデータ信号を前記ロジック部2のデ ータ入力部4へパイパスさせるようにしたので、前記口 ジック部2のスキャンテストを的確に実行できるととも に、メモリ部1のテストを半導体集積回路の実使用状態 10 で適切に行える半導体集積回路のテスト装置を得ること ができる。

【0056】また、この発明による実施の形態4によれ ば、メモリ部1と、動作信号を受けることにより動作し データ出力部5からデータ信号を前記メモリ部1に供給 するとともにデータ入力部4に前記メモリ部1からデー タ信号を受けるロジック部2とを備えた半導体集積回路 について前記メモリ部1のテストを行うものにおいて、 前記メモリ部1に前記ロジック部2と分離してテスト信 号を印加しメモリ部1のテストを実行するとともに、前 記メモリ部1のテスト実行時に前記ロジック部2へスキ ャンテスト信号を供給し前記ロジック部のスキャンテス トを実行させるようにするとともに、前記メモリ部のテ スト実行時における前記ロジック部のスキャンテスト実 行状態において、前記ロジック部のデータ出力部から前 記メモリ部へのデータ信号を前記ロジック部のデータ入 力部へパイパスさせるようにしたので、前記ロジック部 2のスキャンテストを的確に実行できるとともに、メモ リ部1のテストを半導体集積回路の実使用状態で適切に 行える半導体集積回路のテスト方法を得ることができ

【0057】実施の形態5.この発明による実施の形態 5を、図5について説明する。図5は、実施の形態5に おける半導体集積回路の構成を示すプロック図である。 図において、1はメモリ部、2はランダムロジックから なるロジック部、2aはランダムロジック2の信号入力 部、2 bはランダムロジック2の信号出力部、3 a, 3 bはセレクタ、4はランダムロジック2のデータ入力 部、5はランダムロジック2のデータ出力部、6はメモ リ1のデータ入力部、7はデータ出力部、10はASI CからなるLSI、13はメモリBIST回路、15は TAPコントローラ、16はテスト入力ピン、17はテ スト出力ピン、20はスキャン信号入力ピン、21はス キャン信号出力ピンである。

【0058】メモリBIST回路13は、メモリ部1へ のテスト信号の印加を制御するためのものであって、B IST (Built-in Selftest) 回路に よって構成されている。TAPコントローラ(TAP C:TAP Controller) 15は、JTAG 規格に適合するテスト・アクセス用ポート・コントロー 50 合に効率が落ちる。スキャンテストを実施するにあたっ

ラであり、メモリBIST回路13を駆動する。

【0059】ASIC:10の通常動作時には、ランダ ムロジック2の動作信号は、ASIC:10の外部から 信号入力ピン(図示せず)に入力され、ランダムロジッ ク2の信号入力部2aに供給される。ランダムロジック 2は、データ信号をデータ出力部5からセレクタ3aを 介してメモリ部1のデータ入力部6に供給する。メモリ 部1は、データ出力部7からデータ信号をセレクタ3b を介してランダムロジック2のデータ入力部4に供給す る。ランダムロジック2は、その出力信号を信号出力部 2 bから信号出力ピン (図示せず) を介してASIC: 10の外部へ導出する。

【0060】メモリ部1のテスト時には、テスト入力信 号がメモリテスト入力ピン16から入力され、TAPコ ントローラ15はテスト入力信号に応じてメモリBIS T回路13を駆動する。メモリBIST回路13はTA Pコントローラ15の駆動によりセレクタ3aを介して メモリ部1のデータ入力部6にテスト信号を印加する。 メモリ部1のデータ出力部7からのテスト出力信号はメ モリBIST回路13およびTAPコントローラ15へ 送られ、テスト出力ピン17から外部へ導出される。

【0061】 ランダムロジック2は、このメモリテスト 時におけるテスト入力信号の関係については、メモリ部 1と分離され、テスト入力信号の供給を受けないもので ある。しかしながら、ランダムロジック2は、メモリ部 1へのテスト入力信号の印加に応じて、外部からスキャ ン信号入力ピン20を介してスキャンテスト信号の供給 を信号入力部2 a に受け、スキャンテスト動作状態とな る。そして、データ出力部5から出力されるデータ信号 を、メモリ部1をバイパスして、セレクタ2bを介しラ ンダムロジック2自体のデータ入力部4に供給する。

【0062】このように、メモリ1のテスト時、メモリ 1とランダムロジック2は、テスト信号の供給関係で は、完全に分離されている。メモリ1への入力信号は、 メモリテスト入力ピン11からセレクタ3を介して与え られる。メモリ1からの出力信号は、メモリテスト出力 ピン12から読み出される。

【0063】ランダムロジック2はスキャンテストが実 行される。このテストはメモリ1のテストと同時に実行 される。ランダムロジック2でメモリ1から信号を受け ていたデータ入力部4は、ランダムロジック2からメモ リ1へ信号を与えていたデータ出力部5からパイパスさ れた信号が与えられる。

【0064】このランダムロジック2のデータ入力部4 を浮かさないようにし、あるいは、固定値にしないこと で、ランダムロジックのテスト効率が向上する。データ 入力部4への入力値が固定されると、回路的にまったく 信号が動かない領域が存在し、テスト効率が著しく低下 する。特に、メモリ1におけるデータのパス幅が広い場

16

ては、故障検出率向上のためにデータ出力部5からデータ入力部4へのセレクタ3bを経由するデータ信号バイパス回路は必須である。

15

【0065】この発明による実施の形態5によれば、メ モリ部1と、動作信号を受けることにより動作しデータ 出力部5からデータ信号を前記メモリ部1に供給すると ともにデータ入力部4に前記メモリ部1からデータ信号 を受けるロジック部2とを備えた半導体集積回路につい で前記メモリ部1のテストを行うものにおいて、前記メ モリ部1に前記ロジック部2と分離してテスト信号を印 10 加するとともに、前記ロジック部2にスキャンテスト信 号を供給し前記ロジック部の2スキャンテストを実行さ せるとともに、前記ロジック部2のスキャンテスト実行 状態において、前記ロジック部2のデータ出力部5から 前記メモリ部1へのデータ信号を前記ロジック部2のデ ータ入力部4へバイパスさせるようにし、かつ、前記メ モリ部1へのテスト信号の印加制御をメモリBIST回 路13により行わせるようにしたので、前記ロジック部 2のスキャンテストを的確に実行できるとともに、メモ リ部1のテストを半導体集積回路の実使用状態で一層適 20 切に行える半導体集積回路のテスト装置を得ることがで

【0066】以上のように、この発明による実施の形態によれば、メモリテスト時にランダムロジックを意図的に動作させているので、そのため、メモリがテストされるときはLSIの実使用状態に近い状態であり、実使用で予期せぬ動作不良を未然に防ぐことができる。また、メモリテストとランダムロジック部のスキャンテストが同時に行われるためテスト時間の短縮、テストコスト低減を図ることができる。

[0067]

【発明の効果】第1の発明によれば、メモリ部と、動作信号を受けることにより動作しデータ出力部からデータ信号を前記メモリ部に供給するとともにデータ入力部に前記メモリ部からデータ信号を受けるロジック部とを備えた半導体集積回路について前記メモリ部のテストを行うものにおいて、前記メモリ部に前記ロジック部と分離してテスト信号を印加するとともに、前記ロジック部に動作信号を供給し前記ロジック部を動作させるようにしたので、メモリ部のテストを実使用状態で適切に行える半導体集積回路のテスト装置を得ることができる。

【0068】第2の発明によれば、前記メモリ部へのテスト信号の印加終了に応じて、前記ロジック部への動作信号の供給を停止するようにしたので、ロジック部への動作信号を的確に供給して、メモリ部のテストを実使用状態で適切に行える半導体集積回路のテスト装置を得ることができる。

【0069】第3の発明によれば、前記ロジック部の動 ク部のデータ入力部へバイパスさせるようにしたので、 作状態において、前記ロジック部のデータ出力部から前 ロジック部のスキャンテスト実行状態にロジック部への 記メモリ部へのデータ信号を前記ロジック部のデータ入 50 データ入力を的確に保持することにより、メモリ部のテ

カ部へバイパスさせるようにしたので、ロジック部への データ入力を的確に保持して、メモリ部のテストを実使 用状態で適切に行える半導体集積回路のテスト装置を得 ることができる。

【0070】第4の発明によれば、前記メモリ部へのテスト信号の印加制御と、前記ロジック部の動作制御とを、BIST回路により行わせるようにしたので、BIST回路による制御により、メモリ部のテストを実使用状態で適切に行える半導体集積回路のテスト装置を得ることができる。

【0071】第5の発明によれば、前記メモリ部へのテスト信号の印加制御と、前記ロジック部の動作制御とを、互いに独立したBIST回路により、それぞれ行わせるようにしたので、互いに独立したBIST回路によるメモリ部およびロジック部の動作制御により、メモリ部のテストを実使用状態で適切に行える半導体集積回路のテスト装置を得ることができる。

【0072】第6の発明によれば、CPUと、メモリ部と、動作信号を受けることにより動作しデータ出力部からデータ信号を前記メモリ部に供給するとともにデータ入力部に前記メモリ部からデータ信号を受けるロジック部とを備えた半導体集積回路について前記メモリ部のテストを行うものにおいて、前記メモリ部に前記ロジック部と分離してテスト信号を印加するとともに、前記ロジック部に動作信号を供給し前記ロジック部を動作さるものであって、前記メモリ部へのテスト信号の印加制御をBIST回路により行わせ、前記ロジック部の動作制御を前記CPUにより行わせるようにしたので、BIST回路およびCPUによるメモリ部およびロジック部の動作制御により、メモリ部のテストを実使用状態で適切に行える半導体集積回路のテスト装置を得ることができる。

【0073】第7の発明によれば、メモリ部と、動作信号を受けることにより動作しデータ出力部からデータ信号を前記メモリ部に供給するとともにデータ入力部に前記メモリ部からデータ信号を受けるロジック部とを備えた半導体集積回路について前記メモリ部のテストを行うものにおいて、前記メモリ部に前記ロジック部と分離してテスト信号を印加するとともに、前記ロジック部にスキャンテスト信号を供給し前記ロジック部のスキャンテストを実行させるようにしたので、メモリ部のテスト時におけるロジック部のスキャンテスト実行により、メモリ部のテストを実使用状態で適切に行える半導体集積回路のテスト装置を得ることができる。

【0074】第8の発明によれば、前記ロジック部のスキャンテスト実行状態において、前記ロジック部のデータ出力部から前記メモリ部へのデータ信号を前記ロジック部のデータ入力部へバイパスさせるようにしたので、ロジック部のスキャンテスト実行状態にロジック部へのデータ入力を的確に保持することにより、メモリ部のテ

ストを実使用状態で適切に行える半導体集積回路のテス ト装置を得ることができる。

【0075】第9の発明によれば、第7または第8の発 明において、前記メモリ部へのテスト信号の印加制御を BIST回路により行わせるようにしたので、BIST 回路による制御により、メモリ部のテストを実使用状態 で適切に行える半導体集積回路のテスト装置を得ること ができる。

~【0076】第10の発明によれば、メモリ部と、動作 信号を前記メモリ部に供給するとともにデータ入力部に 前記メモリ部からデータ信号を受けるロジック部とを備 えた半導体集積回路について前記メモリ部のテストを行 うものにおいて、前記メモリ部に前記ロジック部と分離 してテスト信号を印加しメモリ部のテストを実行すると ともに、前記メモリ部のテスト実行時に前記ロジック部 へ動作信号を供給し前記ロジック部を動作させるように したので、メモリ部のテストを実使用状態で適切に行え る半導体集積回路のテスト方法を得ることができる。

【0077】第11の発明によれば、前記メモリ部への 20 テスト信号の印加終了によるテスト終了に応じて、前記 ロジック部への動作信号の供給を停止し前記ロジック部 の動作を停止するようにしたので、ロジック部への動作 信号を的確に供給して、メモリ部のテストを実使用状態 で適切に行える半導体集積回路のテスト方法を得ること ができる。

【0078】第12の発明によれば、前記メモリ部のテ スト実行時における前記ロジック部の動作状態におい て、前記ロジック部のデータ出力部から前記メモリ部へ のデータ信号を前記ロジック部のデータ入力部へバイパ 30 スさせるようにしたので、ロジック部へのデータ入力を 的確に保持して、メモリ部のテストを実使用状態で適切 に行える半導体集積回路のテスト方法を得ることができ

【0079】第13の発明によれば、メモリ部と、動作 信号を受けることにより動作しデータ出力部からデータ 信号を前記メモリ部に供給するとともにデータ入力部に 前記メモリ部からデータ信号を受けるロジック部とを備 えた半導体集積回路について前記メモリ部のテストを行 うものにおいて、前記メモリ部に前記ロジック部と分離 40 18

してテスト信号を印加しメモリ部のテストを実行すると ともに、前記メモリ部のテスト実行時に前記ロジック部 ヘスキャンテスト信号を供給し前記ロジック部のスキャ ンテストを実行させるようにしたので、メモリ部のテス ト時にロジック部のスキャンテストを実行させることに より、メモリ部のテストを実使用状態で適切に行える半 導体集積回路のテスト方法を得ることができる。

【0080】第14の発明によれば、前記メモリ部のテ スト実行時における前記ロジック部のスキャンテスト実 信号を受けることにより動作しデータ出力部からデータ 10 行状態において、前記ロジック部のデータ出力部から前 記メモリ部へのデータ信号を前記ロジック部のデータ入 力部へバイパスさせるようにしたので、ロジック部のス キャンテスト実行状態におけるロジック部へのデータ入 力を的確に保持して、メモリ部のテストを実使用状態で 適切に行える半導体集積回路のテスト方法を得ることが できる。

【図面の簡単な説明】

この発明による実施の形態1における半導体 【図1】 集積回路の構成を示すブロック図である。

この発明による実施の形態2における半導体 【図2】 集積回路の構成を示すプロック図である。

[図3] この発明による実施の形態3における半導体 集積回路の構成を示すプロック図である。

この発明による実施の形態4における半導体 集積回路の構成を示すプロック図である。


この発明による実施の形態5における半導体 集積回路の構成を示すプロック図である。

従来の技術における半導体集積回路の構成を 示すプロック図である。


【符号の説明】

1 メモリ部、2 ランダムロジックからなるロジック 部、2a 信号入力部、2b 信号出力部、3a,3b セレクタ、4 データ入力部、5 データ出力部、6 データ入力部、7 データ出力部、10 ASICか らなるLSI、11 メモリテスト入力ピン、12 メ モリテスト出力ピン、13 メモリBIST回路、14 ロジックBIST回路、15 TAPコントローラ、 16 テスト入力ピン、17 テスト出力ピン、18 CPU、19 CPU制御回路、20 スキャン信号入 カピン、21 スキャン信号出力ピン。


【図1】




【図2】




【図3】




【図4】



【図5】



【図6】



フロントページの続き

(51) Int. Cl. 7

識別記号

FΙ

テーマコード(参考)

H 0 1 L 27/04

21/822

G01R 31/28

HO1L 27/04

Q T Fターム(参考) 2G032 AA01 AA03 AA07 AB01 AC10 AE12 AG09 AH07 AK11

5B018 JA23

5B062 AA08 JJ05

5F038 DF04 DF05 DT02 DT04 DT06

DT08 EZ20

5L106 DD21

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.